



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Đại Học Quốc Gia TP.HCM
Trường Đại Học Bách Khoa
Khoa Khoa học và Kỹ thuật Máy tính

Vietnam National University - HCMC
Ho Chi Minh City University of Technology
Faculty of Computer Science and Engineering

ĐỀ CƯƠNG HỌC PHẦN *Course Syllabus*

1. Thông tin về học phần (Course information)

1.1. Thông tin tổng quan (General information)

- Tên học phần: **Tổng hợp luận lý vi mạch (Logic Synthesis)**
- Mã học phần (Course ID): **CO3149**
- Số tín chỉ (Credits): **-- (ECTS: --)**
- Học kỳ áp dụng (Applied from semester): **HK241**
- Tổ chức học phần, tỷ lệ và hình thức đánh giá (Course format, ratio & evaluation type):

Hình thức học tập (Teaching/study type)	Số tiết (Lessons)	Số tín chỉ (Credits)	Tỉ lệ (Ratio)	Hình thức đánh giá (Evaluation type)	Thời gian (Duration)	Ghi chú (Notes)
Lý thuyết (LT) (Lectures)	0	0	0%	Kiểm tra giữa kỳ (Midterm exam) - -- (--)	-- phút (minutes)	
			0%	Thi (Final exam) - -- (--)	-- phút (minutes)	
Thảo luận (ThL) / Thực hành tại lớp (TH) (Tutorial)	0	0	0%			
Thí nghiệm (TN) / Thực tập xưởng (TT) (Labs/Practices)	0	0	0%			
Bài tập lớn (BTL) / Đồ án (ĐA) / Tiểu luận (TL) / Đề cương luận văn (ĐCLV) / Luận văn tốt nghiệp (LVTN) (Projects)	0	0	0%			
Tự học (Self-study)	0	0	0%			
Khác (Others)	0	0	0%			
Tổng cộng (Total)	0	0	0%			

1.2. Điều kiện tiên quyết (Prerequisites)

HT/KN: Recommended, TQ: Prereq, SH: Coreq



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Mã học phần (Course ID)	Tên học phần (Course title)	Tiên quyết (TQ)/song hành (SH) (Prerequisite - Prereq/Co - requisite - Coreq)
----------------------------	--------------------------------	--

1.3. Học phần thuộc khối kiến thức (Knowledge block)

- Kiến thức giáo dục đại cương (General education)
- Kiến thức giáo dục chuyên nghiệp (Professional education)
 - Kiến thức cơ sở ngành (Foundation) ◦ Kiến thức ngành (Major)
 - Kiến thức chuyên ngành (Specialty) ◦ Kiến thức Tốt nghiệp (Graduation)

1.4. Đơn vị phụ trách (Khoa/Bộ môn) (Unit in-charge)

Bộ môn / Khoa phụ trách (Department)	-- -- (--)
Văn phòng (Office)	--
Điện thoại (Phone number)	--
Giảng viên phụ trách (Lecturer in-charge)	
E-mail	

2. Mô tả học phần (Course description)

Giới thiệu về thiết kế vi mạch; biến đổi từ các đặc tả ngôn ngữ HDL; mạch tổ hợp 2 mức: tổng hợp mạch 2 mức, khả năng kiểm tra của mạch 2 mức; mạch tổ hợp nhiều mức: tổng hợp mạch nhiều mức, thời gian trễ của mạch nhiều mức, khả năng kiểm tra của mạch nhiều mức; các hướng phát triển hiện tại và tương lai của tổng hợp luận lý.

Introduction to IC design; transformation from HDL language specifications; 2-level combination circuit: synthesis of 2-level circuits, testing capabilities of 2-level circuits; multi-level combination circuit: synthesis of multi-level circuits, delay time of multi-level circuits, testing ability of multi-level circuits; Current and future development directions of logical synthesis.

3. Giáo trình và tài liệu học tập (Course materials)

Sách, Giáo trình chính:

[1] Srinivas Devadas, Abhijit Ghosh and Kurt Keutzer, Logic Synthesis, McGraw Hill, 2014

Sách tham khảo:

[2] [Robert K. Brayton](#), [Gary D. Hachtel](#), [C. McMullen](#), Logic Minimization Algorithms for VLSI Synthesis, Pearson Education, Inc., 2011

[3] Gary D. D. Hachtel, Fabio Somenzi, Logic Synthesis and Verification Algorithms, IEEE, 2006

[4] G. DeMicheli, Synthesis and Optimization of Digital Circuits, McGraw-Hill, 2008

không có



4. Mục tiêu và kết quả học tập mong đợi (*Goals and Learning outcomes*)

4.1. Mục tiêu của học phần (*Course goals*)

Mục tiêu của khóa học này là cung cấp cho sinh viên kiến thức chi tiết về các phương pháp khác nhau để biểu diễn logic, thao tác và tối ưu hóa, cho cả logic tổ hợp và logic tuần tự. Sinh viên sẽ có thể thực hiện thiết kế các hệ thống kỹ thuật số từ góc độ lý thuyết và thực hành vững chắc và có hiểu biết về một số công cụ có thể được áp dụng cho nhiều loại CAD cho các vấn đề VLSI.

The goal of this course is to provide the student with a detailed knowledge of different methods for logic representation, manipulation, and optimization, for both combinational and sequential logic. The student should be able to design digital systems from a sound theoretical and practical perspective and understand tools that can be applied to various CAD for VLSI problems.

4.2. Chuẩn đầu ra học phần (*Course learning outcomes*)

CDIO

- L.O.1 - Hiểu biết về tổng hợp 2 mức, tổng hợp nhiều mức, thời gian trễ của mạch nhiều mức
(*Understanding 2-level synthesis, multi-level synthesis, multi-level circuit delay*)
 - L.O.1.1 - Hiểu biết về tổng hợp 2 mức
(*Understanding 2-level synthesis*)
 - L.O.1.2 - Hiểu biết về tổng hợp nhiều mức
(*Understanding multi-level synthesis*)
 - L.O.1.3 - Hiểu biết về thời gian trễ của mạch nhiều mức
(*Understanding multi-level circuit delay*)
- L.O.2 - Áp dụng các giải thuật tối ưu mạch luận lý để thực hiện rút gọn các mạch cho các ứng dụng thực tế
(*Apply logic circuit optimization algorithms to implement circuit reduction for practical applications*)
 - L.O.2.1 - Áp dụng các giải thuật tối ưu mạch luận lý 2 mức
(*Apply 2-level logic circuit optimization algorithms*)
 - L.O.2.2 - Áp dụng các giải thuật tối ưu mạch luận lý nhiều mức
(*Apply multi-level logic circuit optimization algorithms*)
- L.O.3 - Áp dụng các phương pháp kiểm tra mạch để kiểm tra mạch ứng dụng thực tế
(*Apply circuit testing methods to test practical application circuits*)
 - L.O.3.1 - Áp dụng các phương pháp kiểm tra mạch 2 mức
(*Apply 2-level circuit testing methods*)
 - L.O.3.2 - Áp dụng các phương pháp kiểm tra mạch nhiều mức
(*Apply multi-level circuit testing methods*)
- L.O.4 - Sử dụng các công cụ tổng hợp tự động vi mạch
(*Using automated IC synthesis tools*)
 - L.O.4.1 - Sử dụng Espresso để tối ưu mạch 2 mức
(*Using Espresso to optimize 2-level circuits*)
 - L.O.4.2 - Sử dụng SIS để tối ưu mạch nhiều mức
(*Using SIS to Optimize Multilevel Circuits*)



L.O.4.3 - Sử dụng ABC để tối ưu mạch tuần tự
(Using ABC to Optimize Sequential Circuits)

5. Phương thức giảng dạy và học tập (Teaching and assessment methods)

5.1. Phương thức giảng dạy (Teaching methods)

STT (No.)	Phương thức giảng dạy (Teaching methods)
--------------	---

5.2. Phương pháp giảng dạy (Teaching activities)

Loại hoạt động (Assessment methods)	Tên loại hoạt động (Components activities)	Nội dung (Content)
AIC-Hoạt động trong lớp (Acitivity in class)	A.O.1 - Bài tập trên lớp (Chưa có)	Bài tập trên lớp (Chưa có)
TES-Kiểm tra giữa kỳ (Midterm exam)	A.O.2 - Kiểm tra giữa kỳ (Chưa có)	Kiểm tra giữa kỳ (Chưa có)
EXM-Thi cuối kỳ (Final exam)	A.O.3 - Kiểm tra cuối kỳ (Chưa có)	Kiểm tra cuối kỳ (Chưa có)
AIC-Hoạt động trong lớp (Acitivity in class)	A.O.4 - Báo cáo thí nghiệm (Chưa có)	Báo cáo thí nghiệm (Chưa có)
GHW-Bài tập nhóm về nhà (Group homework)	A.O.5 - Báo cáo BTL (Chưa có)	Báo cáo BTL (Chưa có)
AIC-Hoạt động trong lớp (Acitivity in class)	A.O.6 - Kết quả demo (Chưa có)	Kết quả demo (Chưa có)

5.3. Hình thức đánh giá (Assessment methods)

Chuẩn đầu ra chi tiết (Learning outcome)	Hoạt động đánh giá (Evaluation activities)
L.O.1.1-Hiểu biết về tổng hợp 2 mức (Understanding 2-level synthesis)	A.O.1-Bài tập trên lớp (Chưa có) A.O.2-Kiểm tra giữa kỳ (Chưa có) A.O.3-Kiểm tra cuối kỳ (Chưa có)
L.O.1.2-Hiểu biết về tổng hợp nhiều mức (Understanding multi-level synthesis)	A.O.1-Bài tập trên lớp (Chưa có) A.O.2-Kiểm tra giữa kỳ (Chưa có) A.O.3-Kiểm tra cuối kỳ (Chưa có)
L.O.1.3-Hiểu biết về thời gian trễ của mạch nhiều mức (Understanding multi-level circuit delay)	A.O.1-Bài tập trên lớp (Chưa có) A.O.2-Kiểm tra giữa kỳ (Chưa có) A.O.3-Kiểm tra cuối kỳ (Chưa có)
L.O.2.1-Áp dụng các giải thuật tối ưu mạch luận lý 2 mức (Apply 2-level logic circuit optimization algorithms)	A.O.1-Bài tập trên lớp (Chưa có) A.O.3-Kiểm tra cuối kỳ (Chưa có)
L.O.2.2-Áp dụng các giải thuật tối ưu mạch luận lý nhiều mức (Apply multi-level logic circuit optimization algorithms)	A.O.1-Bài tập trên lớp (Chưa có) A.O.3-Kiểm tra cuối kỳ (Chưa có)
L.O.3.1-Áp dụng các phương pháp kiểm tra mạch 2 mức (Apply 2-level circuit testing methods)	A.O.1-Bài tập trên lớp (Chưa có) A.O.3-Kiểm tra cuối kỳ (Chưa có)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Chuẩn đầu ra chi tiết (<i>Learning outcome</i>)	Hoạt động đánh giá (<i>Evaluation activities</i>)
L.O.3.2-Áp dụng các phương pháp kiểm tra mạch nhiều mức (<i>Apply multi-level circuit testing methods</i>)	A.O.1-Bài tập trên lớp (<i>Chưa có</i>) A.O.3-Kiểm tra cuối kỳ (<i>Chưa có</i>)
L.O.4.1-Sử dụng Espresso để tối ưu mạch 2 mức (<i>Using Espresso to optimize 2-level circuits</i>)	A.O.4-Báo cáo thí nghiệm (<i>Chưa có</i>) A.O.5-Báo cáo BTL (<i>Chưa có</i>) A.O.6-Kết quả demo (<i>Chưa có</i>)
L.O.4.2-Sử dụng SIS để tối ưu mạch nhiều mức (<i>Using SIS to Optimize Multilevel Circuits</i>)	A.O.4-Báo cáo thí nghiệm (<i>Chưa có</i>) A.O.5-Báo cáo BTL (<i>Chưa có</i>) A.O.6-Kết quả demo (<i>Chưa có</i>)
L.O.4.3-Sử dụng ABC để tối ưu mạch tuần tự (<i>Using ABC to Optimize Sequential Circuits</i>)	A.O.4-Báo cáo thí nghiệm (<i>Chưa có</i>) A.O.5-Báo cáo BTL (<i>Chưa có</i>) A.O.6-Kết quả demo (<i>Chưa có</i>)

5.4. Hướng dẫn cách học (*Study guidelines*)

1. Tài liệu (slide bài giảng) được đưa lên BKeL hàng tuần. Sinh viên tải về in ra và mang theo khi lên lớp học.
2. Sinh viên làm thêm các bài tập và đọc thêm trong sách “Logic Synthesis”
3. Sinh viên nên đi học đầy đủ và làm bài tập trong quá trình học sẽ giúp tiết kiệm thời gian trong quá trình ôn thi cuối kỳ.
4. Đối với phần thực hành, sinh viên tham gia đầy đủ các buổi thí nghiệm và nộp lại báo cáo thí nghiệm ngay cuối giờ thí nghiệm.
- 5.
6. Chi tiết cách đánh giá môn học:
7. Bài tập lớn (30%): Sinh viên thực hiện bài tập lớn theo nhóm 2-3 SV, đánh giá phần demo và báo cáo vào cuối môn học
8. Thí nghiệm (20%)
9. Thi cuối kỳ (50%)

không có

6. Nội dung chi tiết của học phần (*Course content*)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

L.O. Chuẩn đầu ra chi tiết (*Detailed learning outcomes*)

A. Hoạt động đánh giá (*Assessment activity*)

Lec. Hoạt động dạy Giảng viên (*Lecturer*)

Stu. Hoạt động học Sinh viên (*Student*)

Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
1	Giới thiệu 1.1 Mạch tích hợp số 1.2 Phương pháp luận thiết kế vi mạch 1.3 Sơ đồ Layout ở mức transistor 1.4 Đầu vào mức cổng 1.5 Công dụng ban đầu của tối ưu luận lý 1.6 Những ưu điểm nổi bật của thiết kế dựa trên tổng hợp 1.7 Phương pháp luận thiết kế dựa trên tổng hợp luận lý 1.8 Kiểm chứng 1.9 Kiểm tra sản xuất 1.10 Tổng hợp cho việc kiểm tra (Chưa có)	• L.O.1.1 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.2 [A.O.1 , A.O.2] ◦ Lec: Nghe giảng và làm bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.3 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)
2	Biến đổi đặc tả từ các ngôn ngữ HDL 2.1 Giới thiệu 2.2 Các vấn đề khi tổng hợp từ HDL 2.3 Một số ví dụ tổng hợp từ HDL 2.4 Sự phụ thuộc vào loại đặc tả ngõ vào (Chưa có)	• L.O.1.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.2 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.3 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)
3	Mạch tổ hợp 2 mức 3.1 Giới thiệu 3.2 Các thuật ngữ 3.3 Dây luận lý khả lập trình 3.4 Tính Primality và Irredundancy 3.5 Tác vụ Boole đối với các hàm luận lý 3.6 Tác vụ đối với Cube và Cover 3.7 Độ phức tạp của mạch 2 mức (Chưa có)	• L.O.1.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
4-5	Tổng hợp mạch tổ hợp 2 mức 4.1 Tối giản hóa Boole 2 mức 4.2 Phương pháp Quine-McCluskey 4.3 Luật suy diễn 2 mức (Two-Level Tautology) 4.4 Bù (complementation) 4.5 Phương pháp tối giản chính xác (Exact Minimization) 4.6 Phương pháp tối giản heuristic (Heuristic Minimization) (Chưa có)	- L.O.2.1 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có)
6-7	Khả năng kiểm tra của mạch 2 mức 5.1 Giới thiệu 5.2 Mô hình lỗi 5.3 Lỗi kẹt đơn (Single Stuck-At Fault) 5.4 Lỗi kẹt bội (Multiple Stuck-At Fault) 5.5 Thuật ngữ phân tích định thời 5.6 Kiểm tra Robust và Non-Robust 5.7 Hazard-Free Robust Path Delay Faults 5.8 General Robust Path Delay Faults 5.9 Hazard-Free Robust Gate Delay Faults 5.10 Hazard-Free Robust Stuck-Open Faults (Chưa có)	- L.O.3.1 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có)
8	Mạch tổ hợp nhiều mức 6.1 Mạng Boole 6.2 Các lớp mạch đặc biệt 6.3 Cây quyết định nhị phân BDD 6.4 Cây quyết định nhị phân thứ tự OBDD (Chưa có)	- L.O.1.2 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có)
9-10	Tổng hợp mạch nhiều mức 7.1 Biến đổi luận lý 7.2 Phép chia và các bộ chia thông thường 7.3 Phép chia đại số 7.4 Hình chữ nhật và phép bao hình chữ nhật (Rectangle Covering) 7.5 Phép chia Boole 7.6 Tối ưu trên cơ sở Don't-Care 7.7 Ảnh xạ công nghệ 7.8 Ảnh xạ công nghệ theo giải thuật bao phủ cây (Tree Covering) 7.9 FPGA 7.10 Phương pháp tổng hợp FPGA (Chưa có)	- L.O.2.2 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
11-12	Thời gian trễ của mạch nhiều mức 8.1 Thời gian trễ của các thành phần và của mạch 8.2 Phân tích và kiểm chứng định thời 8.3 Tính thời gian trễ ở chế độ Floating 8.4 Tối ưu không phụ thuộc công nghệ 8.5 Giải thuật Speedup 8.6 Ảnh xạ công nghệ theo thời gian trễ (Chưa có)	- L.O.1.3 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có)
13-15	Khả năng kiểm tra mạch nhiều mức 9.1 Giới thiệu 9.2 Lỗi kẹt đơn 9.3 Dạng biểu diễn bình thường tương đương ENF 9.4 Khả năng rút gọn của ENF 9.5 Biến đổi giữ nguyên khả năng rút gọn của ENF 9.6 Lỗi kẹt bội 9.7 Hazard-Free Robust Path Delay Faults 9.8 General Robust Path Delay Faults 9.9 Hazard-Free Robust Gate Delay Faults 9.10 Hazard-Free Robust Stuck-Open Faults 9.11 Bộ xử lý Viterbi (Chưa có)	- L.O.3.2 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có)
1	Bài thực hành số 1 1.1 Cài đặt các công cụ hỗ trợ 1.2 Sử dụng Espresso để tối ưu mạch 2 mức (Chưa có)	- L.O.4.1 [A.O.4] - Lec: Thuyết giảng và làm thực nghiệm trên máy tính (Chưa có) - Stu: Chưa có (Chưa có)
2-3	Bài thực hành số 2 Sử dụng SIS để tối ưu mạch nhiều mức Giao bài tập lớn vào tuần 3 (Chưa có)	- L.O.4.2 [A.O.4] - Lec: Thuyết giảng và làm thực nghiệm trên máy tính (Chưa có) - Stu: Chưa có (Chưa có)
4-5	Bài thực hành số 3 Sử dụng ABC để tối ưu mạch tuần tự (Chưa có)	- L.O.4.3 [A.O.4] - Lec: Thuyết giảng và làm thực nghiệm trên máy tính (Chưa có) - Stu: Chưa có (Chưa có)
6	Chấm điểm bài tập lớn 10.1. Chấm điểm demo 10.2. Chấm điểm báo cáo (Chưa có)	- L.O.4.1 [A.O.5 , A.O.6] - Lec: Chưa có (Chưa có) - Stu: Chưa có (Chưa có)



Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
		• L.O.4.2 [A.O.5 , A.O.6] ◦ Lec: Chưa có (Chưa có) ◦ Stu: Chưa có (Chưa có) • L.O.4.3 [A.O.5 , A.O.6] ◦ Lec: Chưa có (Chưa có) ◦ Stu: Chưa có (Chưa có)

7. Yêu cầu khác về học phần (Other course requirements and expectations)

8. Biên soạn và cập nhật đề cương (Editing information)

- Đề cương được biên soạn vào năm học học kỳ (Syllabus edited in year-semester): **HK241**
- Đề cương được chỉnh sửa lần thứ (Editing version): **DCMH.CO3149.1.1**
- Nội dung được chỉnh sửa, cập nhật, thay đổi ở lần gần nhất (The latest editing content): -- --

Tp.Hồ Chí Minh, ngày 7 tháng 11 năm 2024
HCM City, November 7 2024

TRƯỞNG KHOA
(Dean)

CHỦ NHIỆM BỘ MÔN
(Head of Department)

CB PHỤ TRÁCH LẬP ĐỀ CƯƠNG
(Lecturer in-charge)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM
